BrainfuckCPU デコーダー基板

 CPUにはデータの流れを制御するデコーダがあります。

データそのものはフリップフロップと加算器を周回することで処理していきますが、どのデータをどこから移し、減算するのか加算するのかをプログラムに従って制御信号を各部に送出するための機能ブロックがデコーダーです。

Logisim-evolutionでの構築結果から、このCPUでのデコーダーはROMからの3bitとプログラム方向判定、データゼロ判定、カッコ判定、カッコ深さ、入出力を用意しました。

実際のハード実装では、入力bitと入力反転bitに対しダイオードNANDを構成し、更にORでまとめることで実現を考えています。

ここで各部の制御のタイミングを設計しておきたいところなのですが、実際のRAMのWE,OEのタイミングやDFFのエッジタイミングなどが不明確なことが多いため決め切ってしまうと後で改修が難しいのではないかと思いました。

そこで考えたのが960個ジャンパーを用いたデコーダーです。

これならどんなものが来ても対応できますね！

14bit入力、17bit出力。DTC114で反転バッファとしています。

PLDかFPGAで組めばいいのでは？見た目綺麗だからいいじゃないですか・・・。